

---

# UNIVERSITI SAINS MALAYSIA

First Semester Examination  
2014/2015 Academic Session

December 2014 / January 2015

## EBB 323/3 – Semiconductor Fabrication Technology [Teknologi Fabrikasi Semikonduktor]

Duration : 3 hours  
[Masa : 3 jam]

---

Please ensure that this examination paper contains THIRTEEN printed pages and FOUR pages APPENDIX before you begin the examination.

*[Sila pastikan bahawa kertas peperiksaan ini mengandungi TIGA BELAS muka surat beserta EMPAT muka surat LAMPIRAN yang bercetak sebelum anda memulakan peperiksaan ini.]*

This paper consists of SEVEN questions. ONE question in PART A, THREE questions in PART B and THREE questions in PART C.

*[Kertas soalan ini mengandungi TUJUH soalan. SATU soalan di BAHAGIAN A, TIGA soalan di BAHAGIAN B dan TIGA soalan di BAHAGIAN C.]*

**Instruction:** Answer FIVE questions. Answer ALL questions from PART A, TWO questions from PART B and TWO questions from PART C. If a candidate answers more than five questions only the first five questions answered in the answer script would be examined.

**[Arahan:** Jawab LIMA soalan. Jawab SEMUA soalan dari BAHAGIAN A, DUA soalan dari BAHAGIAN B dan DUA soalan dari BAHAGIAN C. Jika calon menjawab lebih daripada lima soalan hanya lima soalan pertama mengikut susunan dalam skrip jawapan akan diberi markah.]

The answers to all questions must start on a new page.

*[Mulakan jawapan anda untuk semua soalan pada muka surat yang baru.]*

You may answer a question either in Bahasa Malaysia or in English.

*[Anda dibenarkan menjawab soalan sama ada dalam Bahasa Malaysia atau Bahasa Inggeris.]*

In the event of any discrepancies in the examination questions, the English version shall be used.

*[Sekiranya terdapat sebarang percanggahan pada soalan peperiksaan, versi Bahasa Inggeris hendaklah digunapakai.]*

**PART A / BAHAGIAN A**

1. [a] List down the advantages of integrated circuit compared to the same circuit built in discrete devices.

*Senaraikan kelebihan litar bersepadu jika dibandingkan dengan litar yang sama dibina dengan menggunakan peranti diskrit.*

(15 marks/markah)

- [b] Explain metallic ion contamination and why it is not required in semiconductor devices.

*Jelaskan apakah cemaran ion logam dan mengapakah ia tidak dikehendaki di dalam peranti semikonduktor.*

(15 marks/markah)

- [c] Describe how gettering process in wafer manufacturing can reduce metallic ion contaminations.

*Terangkan bagaimanakah proses "gettering" dalam proses pembuatan wafer dapat mengurangkan pencemaran ion logam.*

(20 marks/markah)

[d] Discuss the phenomenon which could happen when an ion strikes the surface of a material

- (i) at very low energy e.g. 0.1 eV,
- (ii) at energy  $< 10$  eV,
- (iii) at energy between 10 eV to 10 keV, and
- (iv) at energy  $> 10$  keV.

*Bincangkan fenomena yang mungkin berlaku jika ion menghentam permukaan bahan*

- (i) dengan tenaga yang sangat rendah contohnya 0.1 eV,*
- (ii) dengan tenaga  $< 10$  eV,*
- (iii) dengan tenaga antara 10 eV hingga ke 10 keV, dan*
- (iv) dengan tenaga  $> 10$  keV.*

(30 marks/markah)

[e] There are various epitaxial growth processes such as vapor phase epitaxy (VPE), liquid phase epitaxy (LPE) and molecular beam epitaxy (MBE) being used in the semiconductor fabrication processing. List down the advantages and disadvantages of VPE, LPE and MBE.

*Pelbagai proses penumbuhan epitaksi seperti epitaksi fasa wap (VPE), epitaksi fasa cecair (LPE) dan epitaksi aliran molekul (MBE) telah digunakan dalam proses fabrikasi semikonduktor. Senaraikan kebaikan dan keburukan bagi proses VPE, LPE dan MBE ini.*

(20 marks/markah)

**PART B / BAHAGIAN B**

2. [a] Discuss four main factors that influences oxidation rate.

*Bincangkan empat faktor utama yang mempengaruhi kadar pengoksidaan.*

(40 marks/markah)

- [b] With the aid of a diagram, explain the following terms:

- (i) Interface trapped charges  $Q_{it}$
- (ii) Fixed oxide charges  $Q_f$
- (iii) Oxide trapped hot-electron  $Q_{ot}$
- (iv) Mobile ionic charges  $Q_m$

*Dengan bantuan sebuah gambarajah, jelaskan terma-terma berikut:*

- (i) Cas terperangkap antara muka  $Q_{it}$
- (ii) Cas tetap oksida  $Q_f$
- (iii) Elektron panas terperangkap oksida  $Q_{ot}$
- (iv) Cas bergerak ionik  $Q_m$

(60 marks/markah)

3. [a] Give definition of

- (i) Homoepitaxy
- (ii) Heteroepitaxy

*Berikan definasi bagi*

- (i) Homoepitaksi
- (ii) Heteroepitaksi

(10 marks/markah)

- [b] Explain epitaxial auto doping and out-diffusion.

*Jelaskan auto doping dan kesan resap keluar dalam lapisan epitaksi.*

(30 marks/markah)



- [c] Most commercial epitaxial reactor is classified by flow geometry of the reactor. With the aid of a diagram, briefly describe each of the flow geometries of an epitaxial reactor.

*Kebanyakan reaktor epitaksi komersial diklasifikasi oleh geometri aliran. Dengan bantuan gambarajah, terangkan secara ringkas setiap aliran geometri bagi reaktor epitaksi komersial.*

(60 marks/markah)

4. [a] A boron diffusion into a  $1\ \Omega\text{ cm}$  n-type wafer results in a Gaussian profile with surface concentration of  $5 \times 10^{18}/\text{cm}^3$  and a junction depth of  $4\ \mu\text{m}$ .
- (i) How long did the diffusion take if the diffusion temperature is  $1100^\circ\text{C}$ ?
  - (ii) Calculate the sheet resistance of the layer?
  - (iii) Calculate the dose in the layer?
  - (iv) The boron dose is deposited by a solid-solubility-limited diffusion. Design a diffusion schedule (temperature and time) for this predeposition step.
- (Refer to Table 1, Appendix 1, Appendix 2, Appendix 3 and Appendix 4 to answer all questions above.)

*Resapan boron ke dalam  $1\ \Omega\text{ cm}$  wafer jenis-n, memberikan profil Gaussian dengan kepekatan permukaan  $5 \times 10^{18}/\text{cm}^3$  dan kedalaman simpang  $4\ \mu\text{m}$ .*

- (i) *Berapa lamakah masa resapan yang diperlukan jika suhu resapan ialah  $1100^\circ\text{C}$ .*
- (ii) *Kira rintangan kepingan lapisan tersebut?*
- (iii) *Kira dos di dalam lapisan tersebut?*
- (iv) *Dos boron telah dimendapkan oleh resapan had terlarut pepejal. Reka bentuk jadual resapan (suhu dan masa) bagi langkah pra-pemendapan ini.*

*(Bagi menjawab semua soalan di atas, sila rujuk Jadual 1, Lampiran 1, Lampiran 2, Lampiran 3 dan Lampiran 4.)*

(60 marks/markah)

**Table 1 - Typical diffusion coefficient values for numbers of impurities***Jadual 1 - Pekali resapan bagi beberapa cemaran*

Element	$D_0$ (cm <sup>2</sup> /sec)	$E_A$ (eV)
B	10.5	3.69
Al	8.00	3.47
As	0.32	3.56

- [b] Write a short note on chemical etching of silicon.

*Tuliskan nota ringkas punaran kimia bagi silikon.*

(20 marks/markah)

- [c] List four advantages and four disadvantages of dry etching.

*Senaraikan empat kelebihan dan empat kekurangan punaran kering.*

(20 marks/markah)

**PART C / BAHAGIAN C**

5. [a] Vacuum pump is commonly used to reduce the pressure inside a deposition chamber during semiconductor fabrication process. Discuss three different types of flow regimes that could be achieved during the vacuuming process and its related Knudsen number.

*Pam vakum biasanya digunakan untuk mengurangkan tekanan dalam kebuk pemendapan semasa proses fabrikasi semikonduktor. Bincangkan tiga jenis regim aliran yang boleh dicapai semasa proses penvakuman dan nombor Knudsenya.*

(30 marks/markah)

- [b] Discuss the working principle of oil diffusion pump and its achievable vacuum pressure range.

*Bincangkan prinsip kerja pam resapan minyak dan selang tekanan vakum yang boleh dicapainya.*

(20 marks/markah)

- [c] Discuss and compare the advantages and disadvantages of sputtering and chemical vapor deposition.

*Bincangkan dan bandingkan kelebihan dan kelemahan pemercitan dan pemendapan wap kimia.*

(50 marks/markah)

6. Among various epitaxial growth processes, vapor phase epitaxy (VPE) is by far the most important for silicon devices. In this example, tetrachlorosilane ( $\text{SiCl}_4$ ) gas and hydrogen ( $\text{H}_2$ ) gas are used to grow a silicon layer. The chemical equation using vapor phase epitaxy (VPE) method is shown below:



*Dalam pelbagai jenis proses penumbuhan epitaksi, epitaksi fasa wap (VPE) adalah terpenting dalam pembinaan peranti silikon. Dalam contoh ini, gas tetraklorosilan dan gas hidrogen telah digunakan untuk menumbuhkan lapisan silikon. Persamaan kimia dan kadar penumbuhan lapisan silikon (Rajah 1) untuk kaedah epitaksi fasa wap ditunjukkan di bawah:*



- [a] Sketch and explain a simple vapor phase epitaxy (VPE) system for the growth of silicon layers on silicon substrate.


*Lakarkan dan terangkan sistem epitaksi fasa wap untuk penumbuhan lapisan silikon atas substrak silikon.*

(20 marks/markah)

- [b] The silicon film growth rate of this process is shown in Figure 1.

*Kadar penumbuhan lapisan silikon bagi proses ini telah ditunjukkan dalam Gambarajah 1.*





**Figure 1 - Growth of silicon layer using VPE method**

*Gambarajah 1 - Penumbuhan lapisan silikon dengan menggunakan kaedah VPE*

- (i) The change of mole fraction of  $\text{SiCl}_4$  gas could either produce silicon epitaxial film or polysilicon film. Why?

*Penukaran pecahan mol gas  $\text{SiCl}_4$  akan mengakibatkan penumbuhan lapisan silikon epitaksi atau lapisan polisilikon. Kenapa?*

(30 marks/markah)

- (ii) What is the mole fraction of  $\text{SiCl}_4$  gas likely to be used in industry for the growth of epitaxial silicon film? Justify your answer.

*Apakah pecahan mol gas  $\text{SiCl}_4$  yang mungkin akan digunakan dalam industri untuk penumbuhan lapisan silikon epitaksi? Justifikasikan jawapan anda.*

(20 marks/markah)

- (iii) Calculate the silicon film growth rate at 1270°C. Given the mass-transfer coefficient ( $h_g$ ) is 6.0 cm/sec, the activation energy ( $E_s$ ) is 1.9 eV, concentration of  $\text{SiCl}_4$  in the gas phase ( $C_G$ ) is  $7.5 \times 10^{16} \text{ cm}^{-3}$  and number of silicon atoms incorporated into the film ( $N$ ) is  $5 \times 10^{22} \text{ atoms/cm}^3$ .

*Kirakan kadar penumbuhan lapisan silikon pada 1270°C. Diberikan pekali pemindahan jisim adalah 6.0 sm/saat ( $h_g$ ), tenaga pengaktifan ( $E_s$ ) adalah 1.9 eV, kepekatan dalam  $\text{SiCl}_4$  fasa wap ( $C_G$ ) adalah  $7.5 \times 10^{16} \text{ sm}^{-3}$  dan bilangan atom silikon yang dimasukkan dalam lapisan ( $N$ ) adalah  $5 \times 10^{22} \text{ atoms/sm}^3$ .*

(30 marks/markah)

7. [a] Metal thin films which are used as interconnection in IC fabrication suffer from electromigration. The mean time to failure (MTF) of a conductive thin film due to electromigration is given by  $\text{MTF} \propto J^{-n} e^{(E_a/kT)}$ .

*Lapisan nipis logam yang digunakan sebagai saling hubungan dalam fabrikasi IC mengalami fenomena elektromigrasi. Masa kegagalan purata (MTF) bagi lapisan nipis logam disebabkan MTF diberi sebagai  $\text{MTF} \propto J^{-n} e^{(E_a/kT)}$ .*

- (i) What is electromigration?

*Apakah elektromigrasi?*

(10 marks/markah)

- (ii) List down 5 factors that could affect the resistance of a material from electromigration.

*Senaraikan 5 faktor yang boleh mempengaruhi rintangan bahan daripada elektromigrasi.*

(15 marks/markah)

- (iii) What is the ratio of the MTFs of identical aluminium conductors operating at the same current density at 300 K and 400 K? Use  $E_a = 0.5$  eV.

*Apakah nisbah MFT bagi konduktor aluminium serbasama yang beroperasi dengan ketumpatan arus yang sama pada 300 K dan 400 K? Gunakan  $E_a = 0.5$  eV.*

(10 marks/markah)

- (iv) What is the ratio of the MTFs of identical aluminium conductors operating at the same current density at 77 K and 400 K?

*Apakah nisbah MFT bagi konduktor aluminium serbasama yang beroperasi dengan ketumpatan arus yang sama pada 77 K dan 400 K?*

(10 marks/markah)

- (v) Compare and comment on the MTF ratios calculated in 7 [a](ii) and 7[a](iii).

*Bandingkan dan ulaskan nisbah-nisbah MTF yang dikirakan dalam 7 [a](ii) and 7[a](iii).*

(10 marks/markah)

- [b] Describe, in order, the main steps in the packaging process of IC chips.


*Terangkan, dalam susulan, langkah penting dalam proses pembungkusan cip IC.*

(25 marks/markah)

- [c] The time-zero-dielectric-breakdown (TZDB) technique is used to test the gate-oxide-integrity (GOI) of two pieces of p-type silicon wafers (A and B). A total of 100 MOSDOTs (MOS capacitors) are fabricated on the surface of these wafers and the cumulative percentage of failure in the TZDB test are shown in Figure 2. Given that the cumulative failure,  $F = 1 - \exp(-AD)$  and the MOSDOT area (A) is  $0.01 \text{ cm}^2$ . What is the defect density (D) corresponding to the breakdown electric field of  $5 \text{ MV/cm}$  in
- (i) silicon wafers A and
  - (ii) silicon wafer B?

*Teknik "time-zero-dielectric-breakdown" (TZDB) telah digunakan untuk mengkaji get ketelusan oksida bagi dua kepingan wafer silikon jenis p (A dan B). Sebanyak 100 MOSDOTs (kapasitor MOS) telah dibina di atas permukaan setiap kepingan wafer tersebut dan kegagalan peratusan bertokok dalam ujian TZDB ini ditunjukkan dalam Rajah 2. Diberikan kegagalan bertokok,  $F = 1 - \exp(-AD)$  dan keluasan MOSDOT (A) ini adalah  $0.01 \text{ sm}^2$ . Apakah ketumpatan cacat (D) pada medan elektrik kegagalan  $5 \text{ MV/sm}$  bagi*

- (i) silikon wafers A dan*
- (ii) silikon wafer B?*




**Figure 2 - The cumulative percentage of failure in the TZDB test of  
(a) wafer A and (b) wafer B**

**Gambarajah 2 - Kegagalan peratusan bertokok dalam ujian TZDB untuk  
(a) wafer A dan (b) wafer B**


(20 marks/markah)



APPENDIX 1LAMPIRAN 1


Room-temperature resistivity in n-type and p-type silicon as a function of impurity concentration.

Graf kerintangan bagi silikon jenis-n dan jenis-p sebagai fungsi kepekatan bendasing pada suhu bilik.

APPENDIX 2LAMPIRAN 2

Surface impurity concentration vs the sheet resistance depth junction product for Silicon background for n-type error function distribution.

*Kepekatan permukaan bendasing vs produk untuk kedalaman simpangan untuk latar belakang Silikon jenis-n bagi graf fungsi alat pelengkap.*

APPENDIX 3LAMPIRAN 3


Normalized distance from surface,  $\bar{x}$

Jarak normal dari permukaan,  $\bar{x}$

Graph of Gaussian and complementary error function profile.

Graf Gaussian dan profil fungsi ralat pelengkap.





The solid solubility and electrically active impurity concentration limits in silicon for Sb, As, B and P.

Had keterlarutan pepejal dan had kepekatan atom pendop aktif elektrik dalam silikon bagi Sb, As, B dan P.